## ⑲ 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

#### ⑫ 公 開 特 許 公 報(A) 平2-203533

Int. Cl. 5 H 01 L 21/331 29/73 識別記号 庁内整理番号 @公開 平成2年(1990)8月13日

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 3 (全9頁)

50発明の名称 バイポーラトランジスタ

> ②特 願 平1-20743

願 平1(1989)2月1日 @出

平 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 @発 明 者 仁 裕 之 所内 個発 明 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 者 伊 廢 信 之 所内 @発 明 者 寿 男 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 山 所内 @発 明 博 臣 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 所内 勿出 顋 株式会补東芝 人

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 則近 瘷佑 外1名

明

1. 発明の名称

パイポーラトランジスタ

- 2. 特許請求の範囲
- (1) 第一導電型のコレクタ層表面部に第二導電 型の内部ペース層と外部ペース層が形成され、内 部ベース層表面部に第一導電型のエミッタ層が形 成されたプレーナ構造のバイボーラトランジスタ において、前記内部ベース層を中心にして対向す る第1と第2の前記外部ベース層の厚さが異なる ことを特徴とするパイポーラトランジスタ。
- (2) 前記第1の外部ペース層の厚さが前記第2 の外部ベース層の厚さより薄く、前記第1及び第 2 の外部ベース隔上には第二導電型の不純物を含 んだ第1及び第2の多結晶シリコン膜が各形成さ れており、前記第1の外部ペース層上の前記第1 の多結晶シリコン膜の面積は前記第2の外部ペー ス層上の前記第2の多結晶シリコン膜の面積より 小さいことを特徴とする請求項1記載のパイポー ラトランジスタ。

- (3) 前記第1及び第2の多結晶シリコン膜の各 一部が前記第1及び第2の外部ペース層に接して いることを特徴とする請求項2記載のバイポーラ トランジスタ。
- 3. 発明の詳細な説明

[発明の目的]

(産衆上の利用分野)

本発明は、高性能パイポーラ集積回路に適し たパイポーラトランジスタに関する。

(従来解)

パイポーラ集積回路の高集積化、高速化には、 トランジスタの横方向および級方向の欲細化が必 要である。横方向の微細化とは、素子寸法を縮小 することであり、級方向の微細化とは、浅い不純 物プロファイルを形成することである。これらを 同時に達成する方法として、多結晶シリコンを用 いてベースとエミッタとを自己整合させる各種自 己整合技術が考えられている。これらの技術によ り、現在までのところ、エミッタ幅がサブミクロ ンのオーダーでしゃ断周波数20GHz以上のバイ

ポーラトランジスタが得られている。

しかしながら従来のパイポーラトランジスタの 製造法には未だいくつかの問題がある。その一つ は、エミッタ幅がサブミクロンになると、電流増 福率やしゃ断周波数の低下が認められることであ る。このことを具体的に第6図を参照して説明す る。これらの図において、121はn型コレクタ 暦となるシリコン基板であり、122はp型内 部のベース層、123はp \* 型外部ベース層、 124はエミッタ層である。125は、外部ペー ス層の拡散顔兼ペース電極となる第1の多結晶シ リコン膜、126はエミッタ層拡散顔液エミッタ 電極となる第2の多結晶シリコン膜であり、こ れら多結晶シリコン膜間は酸化膜127および 128により分離されている。ここでp~型外部 ベース層123は、外部ベース電極となる第1の 多結晶シリコン膜の側面部の酸化膜128を形成 すると同時に、第1の多結晶シリコン膜中に含ま れているポロンを下地のシリコン基板に拡散させ ることにより形成し、又エミッタ層124は第2

の多結晶シリコン膜126を堆積してこれにイオン注入によりヒ素をドープした後、熱処理を行なってそのヒ素をシリコン基板面に浅く拡散させる、という方法により形成する。

ところが、本発明者らの実験によると、エミッ 夕幅 0.6 μm程度までは高い電流増幅率としゃ断 周波数が得られるがエミッタ幅がこれ以下になる と、第2図および第3図で示すように、従来のト ランジスタの性能が大きく低下することが認めら れた。これは次のような理由による。第6図に示 すように、 p <sup>+</sup> 型外部ペース層 1 2 3 と、イオン 注入により形成したp型内部ベース層122との 重なり部分aの不純物濃度が高いために、p^型 外部ペース層 1 2 3 と p 型内部ペース層 1 2 2 の 接続部において、深い不執物分布領域129が形 成される。このようなトランジスタの通常の製造 条件では、この深い不純物分布領域129の影響 でエミッタ幅が0.8 μm以下になるとp型内部ペ ース領域122の幅W<sub>R</sub>が厚くなる。このために 第2図、第3図に示したように特性が悪化してし

まう。

このような特性の劣化を防ぐ方法として、p<sup>+</sup> 型外部ベース領域の拡散深さを小さくするために、 拡散時間を短かく設定することが一般的に行なわ れる。しかし、この拡散させるための時間は、ペ 一ス電極なる第1の多結晶シリコン膜125とエ ミッタ電極なる第2の多結晶シリコン膜126と を絶録分離する酸化膜127あるいは128を形 成するための酸化時間に全く依存してしまう。こ の酸化時間を短かくして、酸化膜127および 128の膜厚を薄くすることは、エミッターペー ス間の耐圧劣化を招き又エミッターペース間の寄 生容量も増大させる結果となる。 すなわち、第1 の多結晶シリコン膜125に含まれている不純物 原子を、シリコン基板に拡散させ、p \* 型外部ペ - ス領域を形成するための時間を短かくすること は、トランジスタの信頼性を低下させ、又高速化 にとっても不利である。

(発明が解決しようとする課題)

以上のように、従来の高性能パイポーラでは、

エミッタ幅をサブミクロンまで微細化したときに 性能劣化が認められ、高速性能を発揮することが できないという問題があった。

本発明は、製造方法を従来のものと何ら変えることなくこの様な問題を解決したバイポーラトランジスタを提供することを目的とする。

[発明の構成]

、課題/ (開始点を解決するための手段)

改とする。

第二に、前記トランジスタの外部ペース拡散層を形成するための拡散膜の一部が、外部ペース拡散が設める多結晶シリコン膜の一の地域を引出すための多結晶シリコン膜上に形成するコンタクト開口のおよ、エミッタ領域を介しておりののののでは、エミッタ領域を投資するためのコンタクト開口のと対向して配置されていることを特徴とする。

(作用)

 ーになっても、内部ペースのペース幅は、外部ペ ース拡散領域の高温度で深い不純物分布領域の影 響をうけず、設定通りのベース幅を得ることがで きる。さらに、ベース電極を引出すための多結晶 シリコン膜上に形成するコンタクト開口部を、エ ミッタ領域を介して、コレクタコンタグト開口部 と対向させ、前記外部ペース拡散層の拡散窓と同 程度の面積を有する多結晶シリコン膜の一部を、 コレクタコンタクト部とエミッタ領域との間に配 関することにより、トランジスタ全体の面積を小 さくでき、特に高速動作に影響を及ぼす、ベース ーコレクタ間の寄生容量が小さくできる。したが って、本発明によれば、従来の製造プロセスを何 ら変えることなく、電流増幅率やしゃ断周波数の 低下を防ぎ高性能特性を得ることができる。さら に、集積回路の信頼性と、高速性を図ることがで きる。

(実施例)

以下、第1図を用いて本発明を説明する。 p型シリコン基板1に n \* 型埋込み届2を介して、

n型エピタキシャル3層が形成され、素子分離は、 選択酸化による酸化膜 4 とp型不純物層 5 により 形成されている。またn゚型埋込み層2は、コレ クタコンタクト形成予定領域の n <sup>+</sup> 型不純物層 6 に接している。このシリコン基板の素子領域面に 薄い熱酸化酶7を形成した後、全面に耐酸化性マ スクとなる窒化膜 (Sia N 4 膜) 8 を堆積し、 続いて第1の多結晶シリコン膜9を堆積する。第 1 の多結晶シリコン膜 9 のうち素子分離領域上の 不要な部分は熱酸化により酸化膜10に変える。 次いで第1の多結晶シリコン膜9にポロンをイオ ン注入して添加し、ホトエッチングによりエミッ 夕形成領域上の第1の多結晶シリコン膜9をエッ チングして閉口を設ける (第1図(a))。このと き、コレクタコンタクト形成予定領域6の近くに 存在する第1の多結晶シリコン膜の1部9′は、 後に形成するp<sup>+</sup>型外部ペース拡散層の拡散窓の 面積と同程度となるように残置される。これに対 し、後にペース引出し電極となりベースコンタク トを形成する第1の多結晶シリコン膜9′は、前

記コレクタコンタクト形成予定領域近傍の第1の 多結晶シリコン膜 9′ に比べて十分大きな面積を 占めて残留する。その後酸化性雰囲気中で熱処理 して多結晶シリコン膜9の表面に酸化膜11を形 成し、この酸化膜11をマスクとして閉口部の窒 化購 8 を加熱リン酸水溶液でエッチング除去する。 そして露出した酸化膜 7 を N H 4 F 水溶液で除去 してウェーハ面を露出させる。このとき閉口部の 窒化膜 8 のエッチングを意図的にオーバー・エッ チングすることによって、オーパーハング部 1 2 を形成し、第1の多結晶シリコン膜9の一部を露 出させる (第1図(b))。次いで第2の多結晶シ リコン腹13を全面に堆積してオーバーハング部 12の下の空洞部を埋込み、その後第2の多結晶 シリコン膜をエッチングして酸化膜1!および開 口部のウェーハ面を露出させる。続いて露出させ たウェーハ表面および多結晶シリコン膜の側面に 熱酸化による酸化膜14を形成する。このとき第一 1の多結晶シリコン膜 9 に予めドープしておいた ポロンを、オーパーハング部12の第2の多結晶

シリコン膜13を介してウェーに拡散させ、p
型の外部ベース拡散層15を領域にある。この分にでする類に近いでは、p
の外部ベースが数層15~はでは、ののにの分ができる類(mの多にでは、mの多には、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、mのののでは、moのでは、moのでは、moのでは、moのでは、mooがでは、moo

この後、ポロンのイオン注入により p 型の内部ベース層 1 6 を形成する。次いで C V D 絶縁膜 1 7 と第 3 の多結晶シリコン膜 1 8 を堆積し、反応性イオンエッチングによりこれらをエッチングして閉口部側壁にのみこれらを残し、第 3 の多結

のトランジスタを用いた時のそれに比べて 1 5 % 程の改善が見られ、本発明のトランジスタによる 集積回路の高速動作を検証することができた。

第 1 表

	本発明のトランジスタ	従来のトランジスタ
エミッタ面積	0.4 × 2 μ m <sup>2</sup>	0.4 × 2 μ m <sup>2</sup>
h FE	5 0	4.5
B V EBO	4.9 V	4.8 V
вусво	17.7 V	17.7 V
B V CEO	5.4 V	5.3 V
C EB	5.8 fP	6.0 fP
ССВ	5.3 [F	7.3 fF
c cs	11.0 fF	13.0 FF
l T	19 CHz	15 GHz

次に接合耐圧や高電流領域での諸特性にすぐれ た高性能のパイポーラトランジスタを得る製造方 法について説明する。 品シリコン膜18をマスクとして閉口部のウェーハ表面の酸化膜を除去する。そして高濃度にと素をイオン注入した第4の多結品シリコン膜19を堆積し、熱処理によりと素を拡散させてn型エミッタ層20を形成して完成する(第1図(d))。第1.第2の多結品シリコン膜9.13はペース既19はエミッタ電極として用いられる。この後は図示しないが、エミッタ・ペース・コレクタに所図のA2配線を形成して完成する。

本発明によるトランジスタの電流増幅率及びしいます。 対象のエミッタ幅依存性を、従来のトランジスタので、従来のトランジスタので、従来のトランジ第3図に対象がは来のトランジスタのようにはほとんど差がなかった。 文本発明のトランジスタを用いたECLリング発振器では、伝搬運延時間は50008が得られ、従来

以下、図面を参照して説明する。

第4図は一実施例のバイポーラトランジスタの 製造方法を工程順に断面図で示す。

まずパイポーラトランジスタの素子分離として は、p型シリコン基板41にn型の高濃度不純物 暦 4 2 を形成し、さらにn型の比較的抵温度層 (~1×10<sup>18</sup>cm<sup>-3</sup>) のエピタキシャル層 4 3 を 気層成長法で形成した後、トレンチ技術及び選択 酸化技術を用いて、素子間分離としてトレンチ領 域44及びベース・エミッタ領域とコレクタコン タクト部を分離する電極間分離領域に絶殺酸化酶 45を形成する。またn型の高不純物層42はコ レクタコンタクトに接続されており(図示せず)、 従って低濃度エピタキシャル層から成るエピタキ シャル階43はコレクタの一部を形成している。 シリコン基板全面に熱酸化により厚さ500人程 度の熱酸化膜46を形成し、さらにその上にト レンチ領域及び分離用絶縁膜の領域を含めて全 面に耐酸化性絶縁膜としてシリコン窒化膜 4 7 (Sia N 4 膜)を1000人程度堆積する。次い

で、全面に第一の専体膜として多結晶シリコン 膜 4 8 を厚さ4000 Å 程度成長させる。次に、前 記多結晶シリコン膜 4 8 にポロンを 5 0 KeV・1 × 1 0 <sup>18</sup> cm<sup>-2</sup>の条件でイオン注入する。(第 4 図 (a) )

次に、後にエミッタ拡散領域に対応していく領域上の多結晶シリコン膜 4 8 を写真触刻法及びエッチング法により除去する。その後、950℃ウェット酸化を行ない、多結晶シリコン 4 8 の上面及び側面に第二の酸化酶 4 9 を形成する(第 4 図(b))。

次に、この酸化膜 4 9 をマスクに関口部のシリコン窒化膜 4 7 を加熱リン酸により下地の第一の酸化膜 4 6 が露出した後も意図的に過剰エッチングを行い、シリコン窒化膜 4 7 を3000 A 程度サイドエッチングし、第一の導体膜としての多結晶シリコン 4 8 直下に空洞を形成する。その後露出した第一の熱酸化膜 4 6 を N H 4 F 溶液などでエッチング法により除去する(第 4 図(c))。

次に、第二の導体膜として多結晶シリコン50を全面に3000人程度被替し、第一の導体膜として多結晶シリコン直下の多結晶シリコン直下の空洞を完全に埋め込結晶シリコンをオーバーハング部に残したまま反応性プラズマエッチング法によりエピタキシャル層43の表面を露出するまで第二の多結晶シリコチを含むを決し、さらに、異方性プラズマエッチング法によりエピタキシャル層43を1000人程度除去する(第4図(d))。

次に、露出したエピタキシャル層 4 3 の表面で 第二の場体膜としての多結晶シリコン 5 0 の側壁 部と第二の酸化膜 9 の表面に酸化膜 5 1 を 2000人 程度堆積した後、異方性プラズマエッチング法に よりエピタキシャル層 4 3 の表面を再び露出させ る。このとき、多結晶シリコン 4 8 に注入されて いるボロンは多結晶シリコン 5 0 とエピタキシャル ル 4 3 へ 熱 拡 散 し、外部ペース 領域を形成する。 (第 4 図 (e))。

次に、露出したエピタキシャル暦43の表面上

に選択エピタキシャル成長技術を用いてシリコン のエピタキシャル層 5 2 を1500 Å 程度成長させる。 次に成長したエピタキシャル層 5 2 の表面上にポ ロンを 2 0 KeV.5 × 1 0 13 cm - 2 の条件でイオン注 入し、P型の内部ベース領域をエピタキシャル階 52とエピタキシャル届43に形成する。さらに、 前記のエピタキシャル屬 5 2 の表面上にヒソを 2 0 KeV.2 × 1 0 <sup>14</sup> cm <sup>-2</sup>の条件でイオン注入し、 N型のエミッタ領域をエピタキシャル届52に形 成する。さらに第3の導体膜として多結晶シリコ ン 5 3 を厚さ 2000 Å 程度全面に堆積した後、ヒソ を 5 0 KeV.1.2 × 1 0 16 cm - 2 の 条件 で イオン 注入 し、さらに所望の熱処理を施して最終的な外部ペ ース領域、内部ベース領域とエミッタ領域とを形 成する。この時、エミッタ領域と内部ペース領域 との界面は先に選択エピタキシャル成長したエピ タキシャル暦 5 2 の内部に位置し、酸化膜 5 1 の 下端より深部に入りこまないようにする。また、 あらかじめ第一の導体膜としての多結晶シリコン 膜48に添加しておいたポロンはオーバーハング

部の多結晶シリコン 5 0 を通じて下地のエピタキ 注入し、その後、バッファ膜をエッチングするこ とによりエミッタ領域の厚さを薄くし、そのプロ ファイルを急峻なものとすることもできる。

以上述べたように、エミッタ領域および内部ベース領域を倒壁酸化膜によって外部ベース領域とシャル層 4 3 へ拡散しp型の外部ベース領域を形成し内部ベース領域と酸化機 5 1 の下端の深部で連結する。

その後、電極配線材なるアルミニウム 5 4 を全面に 被替し、写真触刻法及びエッチング法を用いて前記開口部を覆うようにアルミニウムを下地の多結晶シリコンが露出するまでエッチング除去しアルミニウムをマスクにして 多結晶シリコンを下地の酸 化膜が 露口 収 を下地の 酸 化 露 配 線 を形成して パイポータトランジスタを形成する(第4 図 (f))。

上記実施例では、シリコン基板に直接にイオン 注入したが、エピタキシャル層 5 2 の表面上にパ

さらに次に、第 4 図の素子間分離技術について 説明する。

当以下、図面を用いて説明する。第 5 図は素子分離形成方法の一実施例である。

p型シリコン基板 6 1 に n \* 型埋め込み層 6 2 を介してコレクタ腸となる n 型層 6 3 をエピタキシャル成長させたウェーハを形成し、その表面に

プの多結晶シリコン 6 8 から p 型シリコン基板 6 1 に p 型層を拡散させる。そして、基板電位はポロンドープの多結晶シリコン 6 8 の上部に形成される酸化膜 6 9 に開孔を設け、金属配線層とのコンタクトをとることによって基板上面から取ることが可能となる(第 5 図(d))。

以上述べたようにこれに依れば、高アスペクトを持つ溝に対しても導通防止用の拡散層を簡単に 形成することができ、さらにその溝から装板電位 を取ることも可能となる。

#### [発明の効果]

**熱酸化により薄い酸化膜 6 4 を形成する。(第 5** 図(a))。その表面に C V D により 薄い 室 化膜 δ5を形成し、さらにその上にCVDにより厚い 酸化膜 6 6 を形成する。その後、フォト・レジス ト・マスク形成しエッチングにより索子分離領域 に開孔を設けて、下地基板を露出させ反応性イオ ンエッチングにより p 型シリコン基板 6 1 に達す るまでエッチングを行ない満形成をする。(第5 図(b))。満形成後、マスク材として用いた酸化 膜66をファ酸を含む水溶液でエッチング除去し、 同時に満内に付着した高分子化合物もこの水溶液 で除去する。その後、海内部に酸化により薄い酸 化膦67を形成し、反応性イオンエッチングによ り 溝 側壁部にのみ酸化膜を残すようにする (第5 図(c))。 満内部に反転防止用の拡散源であり、 かつ芸板と導通をとるためのポロンドーブの多結 品シリコン68を例えば、SiH4+B2H8系 でCVDにより形成し、それをエッチバックする 事で埋め込み形成する。そしてトランジスタ形成 のための数々の熱工程を経ることで、ポロンドー

ス電板を引出すための第1の多結晶シリテクトの第1のタクト部を対したことにいる。 マクタクト部と対向の面積では、できているといったので、できているとなった。 な数の低下を防ぎ高性能特性を得ることがでから、エミッターをを使べてきた。 な数の低下を防ぎ高性能特性を得ることができない、エミッターをを受ける。 な数のの低いない などの 各種 野性と高速性を達成することができた。

### 4. 図面の簡単な説明

第1図は、本発明の実施例を示す図、第2図及び第3図は本発明によるバイポーラトランジスタ及び従来例の特性を示す図、第4図及び第5図は他の実施例を示す図、第6図は従来例を示す図である。

 1 … p型シリコン基板
 3 … コレクタ層

 4 … 分離酸化膜
 5 … 分離 p型·不純物層

 7 、 1 0 、 1 1 、 1 4 … 酸化腺
 8 … 窒化腺

# 特閒平2-203533 (7)

9 、 9′ 、 9′ … 第 1 の多結晶シリコン

12…オーバーハング部

13…第2の多結晶シリコン


15、15′、15′… p型外部ペース拡散層


1 6 ··· p 型内部ペース層 1 7 ··· C V D 絶録膜

18…第3の多結晶シリコン


19…第4の多結晶シリコン


20… n型エミッタ隔







第 1 図











第3月

## 特開平2-203533(8)





第 6 図